Allegro SiP HFSS同步插件
JJSIP是一款无缝衔接AllegroSiP， Ansysedt 直接电磁场仿真端口设置，数据同步，所有操作均一键实现的插件。常用于手机射频前端芯片设计。随着5G射频的应用，射频前端模组L-PAMiD，L-FEM等高集成度模块中包含HBT,SOI,CMOS，MEMS等各种工艺技术的die，并且通常使用多达6-7层的有机材料基板作为互联和射频匹配的实现。JJSIP可以有效的帮客户节省仿真设置，数据处理等机械过程的时间。
目前已经通过头部国产手机射频前端公司验证，导入到研发流程。 支持版本: Allegro 17.2 17.4, Ansysedt 2019 /2018
试用需求请用公司邮寄发送邮寄到 salelin@jjtechsz.com